A HDSL rendszer keretfelépítése

A továbbiakban a 2B1Q kódolású 3 érpáras duplex átvitelt biztosító HDSL rendszer keretfelépítését mutatjuk be.
Az 1. és 3. ábra a HDSL technológiát használó digitális szakasz egyserûsített felépítését mutatja be, feltüntetve az egyes pontokon levõ kerettípusokat.
Az alkalmazási interfész felöl érkezõ jelfolyamot (pl. Primer PCM) az Interface csomagokba, un. Application frame-ekbe szervezi, melyeket a leképezõ egység (Mapping unit) Core keretekbe (Core frame) szervez. Az Application frame-ek szekezete interfész függõ, ezért ezekkel külön nem foglalkozunk.
 
(1. ábra) HDSL rendszer blokkvázlata

 A 144 byte-ból álló Core keretek stuktúrája függ az alkalmazástól, tartalmazhatnak például 4 darab primer PCM keretet ( 4*32 byte+16 byte kiegészítõ adat = 144 byte ) (lásd a 2. ábrát). A közös áramkör (Common Circuitry) feladata, hogy a bekerülõ Core kereteket kiegészítse megfelelõ kiegyenlítõ, fenntartási és fejléc bitekkel, és egy elõre megadott sorrend szerint az így létrejött HDSL kereteket (HDSL frame) a HDSL adóvevõbe (HDSL Transceiver) továbbítsa. HDSL adóvevõbõl kiépítettségtõl függõen lehet egy- kettõ- vagy három darab, a hozzájuk tartozó regenerátorokkal, elõfizetõi hurokkal (és a hurokban max. 1 darab repeater-el) együtt. Természetesen a rendszer teljes átviteli sebessége eltérõ ezekben az esetekben (784kbit/s, 2x784 vagy 2x1168kbit/s, illetve 3x784kbit/s).
A vételi oldalon a HDSL kereteket a közös áramkörben multiplexálják és visszaállítják belõlük a Core kereteket, majd a leképezõ egység segítségével elõállított alkalmazási kereteket továbbítják az interfész egység felé, melynek a kimenetén az eredeti jelfolyam jelenik meg.
 
 
(2. ábra) Keretszervezés primer PCM forrás esetén